2015年二级建造师考试《矿业工程》辅导资料(3)
数字悬浮控制系统中的降噪方法及实现
1系统组成
悬浮控制系统由DSP、FPGA、A/D转换器、传感器、功率斩波器和电磁铁等单元组成。控制的目的是保持电磁铁与轨道之间的距离恒定，为磁浮列车提供稳定的支撑。系统结构见图1.其中A/D转换器采用MAXIM公司的MAX125，它是一种带同步锁存的14位4输入A/D转换芯片，4路同时工作时最高采亲友速率为76ksps，用于采样传感器的输出信号。DSP采用ADI公司的ADSP2181，用于控制算法的计算。FPGA采用ALTERA公司的EPF6016，用于产生PWM波和实现一些辅助功能。传感器包括间隙传感器和电流传感器。功能驱动彩IGBT组成的半H桥网络，功率管T1、T2由PWM波形驱动。PWM波为高电平时导通，低电平时关断，功率管关断时通过功率二极管D1、D2续流。A是吸引网络，防止反冲电压过高损坏器件。该电路的特点是：当一个周期内T1、T2导通时间小于50%时，电磁铁上电流为0. 2降噪算法原理在悬浮控制系统中，噪声具有其自身的显著特片。观察间隙、电流等传感器的输出信号可以看到，除了幅值不大的白噪声外，主要是与斩波器PWM频率相关的脉冲噪声。图3是试验中示波器测量到的波形，其中2通道显示的FPGA输出的PWM驱动波形，1通道显示的是间隙传感器的输出波形。从该图可以看出二者之间的对应关系：传感器输出信号上的噪声在每个PWM周期内出现两次，分别在PWM电平翻转(低-高，高-低)1μs之后开始出现，时间大约持续3μs.该噪声是由功率管开关动作引起的，幅值很大是影响悬浮性能的主要噪声。它并不是白噪声，在时域上它是具有很大能量和一定宽度的脉冲，一旦被采样到，就会对控制性能产生较大影响，甚至会导致系统失控;在频域上，它的频谱分布在从低频到高频的较大范围内，一般的滤波方法对其无能为力。
通常采用多次采样取中间值的办法来消除强噪声的影响。这种方法在克服噪声方面是有效的，但存在两个缺点：
(1)信号采集所需时间长，影响总的计算时间;
(2)得出的信号序列不是等间隔的，无法对信号进行差分运算。这些缺点直接影响了控制器的设计，因而必须寻找新的解决途径。
如前所述，悬浮控制系统中强噪声出现的时刻与PWM波驱动信号密切相关。下面分析FPGA中PWM波的产生机理。FPGA中设置了两个计数器，计数器1(TM1)产生固定频率的脉冲，即PWM波的频率，系统中是20kHz;计数器2(TM2)的计数值由DSP写入，对应PWM波的高电平宽度，即控制量，当TM1计满时会同时触发下列动作：
(1)PWM波的输出翻转为高电平，驱动IGBT;
(2)启动TM1从0开始计数;
(3)启动TM2从0开始计数。